Blog -Details

Die moderne Halbleiterfertigung beginnt mit einer täuschend einfachen Frage: Wie viele Chips kann man auf einer Wafer herstellen?

Während der einfachste Ansatz darin besteht, die Waferfläche durch die Chipfläche zu teilen, wird die Berechnung komplexer, wenn Faktoren wie Wafergeometrie, Randausgrenzung, Defektdichte,und Ertrag berücksichtigt werden. für hochwertige Wafer wie 300 mm Silizium oderSiC-Wafer, ist eine genaue Chip-Schätzung entscheidend für Kosten, Produktionsplanung und Designoptimierung.

In diesem Artikel werden die Grundsätze für die Berechnung der Waferchipzahl erläutert, praktische Formeln vorgestellt und akademische Ertragsmodelle eingeführt, die in der Halbleiterindustrie verwendet werden.

1Warum die Chipzahl zählt

Die Anzahl der Chips pro Wafer zu kennen, hilft bei der Bestimmung:

• Herstellungskosten pro Werkzeug

• Produktionsdurchsatz

• Erwartete Einnahmen pro Wafer

• Anforderungen an Verpackung und Prüfung

• Konstruktionskompromisse in Chipgröße und -layout

Bei fortgeschrittenen Wafern wirkt sich eine genaue Schätzung der Chipzahl direkt auf die Rentabilität und die technischen Entscheidungen aus.

2Die Geometrie hinter der Chipzählung

Wafers sind rund, aber Chips sind typischerweise quadratisch oder rechteckig. Da Quadrate einen Kreis nicht perfekt beflicken können, werden teilweise Chips in der Nähe des Randes weggeworfen.die nutzbare Waferfläche ist immer etwas kleiner als die Gesamtwaferfläche.

Die allgemein verwendete Annäherungsformel lautet:

N ≈ (π × D2) / (4 × A) - (π × D) / sqrt(2 × A)

Wo:

• N = geschätzte Anzahl ganzer Stämme

• D = Waferdurchmesser

• A = Chipfläche

Der erste Ausdruck schätzt die ideale Anzahl von Würfeln, die Kanten ignorieren, und der zweite Ausdruck korrigiert für Kantenverluste.

3. Randentfernung

Hersteller lassen einen Ring in der Nähe der Waferkante ungenutzt, bekannt als Rand-Ausschluss, aufgrund von Lithographieverzerrungen, Musterinstabilität oder Kristallkantefehlern.

Typische Grenzwerte:

• 300 mm Si-Wafer: 3 ̊5 mm

• SiC-Wafer: 5 ̊10 mm

Der effektive Waferdurchmesser wird:

D_eff = D - 2 × E

Wo E die Rand-Ausschluss.

4. Beispiel Berechnung: 300 mm Wafer mit 15 mm Chips

In Bezug auf:

• Waferdurchmesser: 300 mm

• Grenze: 3 mm

• Größe des Chips: 15 mm × 15 mm

• Chipfläche: A = 225 mm2

Schritt 1: Wirkungsdurchmesser

D_eff = 300 - 2 × 3 = 294 mm

Schritt 2: Stecken Sie die Formel ein

N ≈ (π × 2942) / (4 × 225) - (π × 294) / sqrt ((2 × 225)

Schritt 3: Berechnung der Werte

• Begriff 1: (π × 2942) / 900 ≈ 301

• Begriff 2: (π × 294) / sqrt ((450) ≈ 27.5

N ≈ 301 - 27,5 ≈ 274 Chips pro Wafer

5. Abrechnung der Rendite

Selbst wenn ein Wafer 274 Chips enthält, funktionieren nicht alle richtig.

Durch Ertragsmodelle können Ingenieure nutzbare Chips pro Wafer schätzen.

6. Klassische Ertragsmodelle

6.1 Poisson-Modell (idealisiert)

Y = e^(-A × D0)

Wo:

• Y = Ertrag

• A = Chipfläche in cm2

• D0 = Defektdichte (Fehler pro cm2)

Dieses Modell setzt zufällige unabhängige Defekte voraus und stellt eine untere Grenze für die Ausbeute dar.

6.2 Murphy-Modell (realistischer)

Y = ((1 - e^(-A × D0)) / (A × D0)) 2

Es handelt sich um weniger aggressive Defektclustering.

6.3 Negatives Binomialmodell (Industriestandard)

Y = (1 + (A × D0)/α) ^(-α)

Wo α die Defektclustering quantifiziert.

7Wie wir uns an unser Beispiel halten können

Nehmen wir an:

• A = 0,225 cm2

• D0 = 0,003 Defekte/cm2

Poisson-Modell:

Y ≈ e^(-0.225 × 0.003) ≈ 0.9993

Für einen realistischen Ertrag von 98% sind verwendbare Chips:

N_good ≈ 274 × 0,98 ≈ 268 Chips

8Faktoren, die die tatsächliche Chipzahl beeinflussen

• Waferbogen, Warp oder Dickenvariation

• Regeln für Lithographie

• Fehler-Hotspots

• Größenbeschränkungen der Netze

• Wafer für mehrere Projekte

• Die Seitenverhältnis

Fabs erzeugen häufig Chipkarten, die zeigen, welche Matrizen nach dem Testen bestehen oder scheitern.

9Kleine Chips haben einen höheren Ertrag

Der Ertrag sinkt exponentiell mit der Chipfläche.

• Kleinere Chips → geringere Fehlerwahrscheinlichkeit → höhere Ausbeute

• Größere Leistungseinrichtungen → geringere Ausbeute → höhere Kosten

Bei Breitbandmaterialien wie SiC ist die Defektdichte oft der Hauptkostenfaktor.

10Schlussfolgerung.

Die Schätzung, wie viele Chips auf eine Wafer passen, kombiniert Geometrie, Materialwissenschaften und Wahrscheinlichkeitslehre.

Schlüsselfaktoren

• Waferdurchmesser und Randverzicht

• Chipfläche und Layout

• Defektdichte und Clustering

Das Verständnis dieser Prinzipien ermöglicht es Ingenieuren und Käufern, die Leistung der Wafer vorherzusagen, die Kosten zu schätzen und das Design zu optimieren.Genaue Chipzahl und Ertragsvorhersagen werden noch kritischer.